- 初期SystemC記述を開発
- テストベンチ記述
- 記述のデバッグ、シミュレーション及び検証
- デザインをハードウェア部、ソフトウェア部及びインタフェース部へ切り分け
- テストベンチを使用して切り分けされた記述を検証
- さらに効果的なハードウェアの記述へ検討
- トレードオフ
|
|
- テストベンチを使用して検討後の記述を検証
- SystemCrafter SCは、SystemC記述のハードウェア部分及びこの合成された回路のSystemC記述をRTLへ合成
- 合成されたSystemCモデルを検証
現在お持ちのHDL合成ツール及び現状のハードウェアフローをそのまま使用(Xilinx
XST及びProject Navigator)
- 生成されたVerilog/VHDLを動作可能なハードウェアへ合成
|
|